在高頻PCB設計中，電源噪聲干擾應該如何應對？

在高頻PCB板中，電源噪聲是比較常見的一類干擾，對高頻信號的影響較大。接下來，我們通過對高頻PCB板上出現的電源噪聲特性和產生原因進行系統分析，并結合工程應用，提出了一些簡單而有效的解決辦法。

電源噪聲的分析

電源噪聲是指由電源自身產生或受擾感應的噪聲。其干擾表現在以下幾個方面：

1、電源本身所固有的阻抗所導致的分布噪聲。

高頻電路中，電源噪聲對高頻信號影響較大。因此，首先需要有低噪聲的電源。干凈的地和干凈的電源是同樣重要的。

理想情況下的電源是沒有阻抗的，因此其不存在噪聲。但是，實際情況下的電源是具有一定阻抗的，并且阻抗是分布在整個電源上的，因此，噪聲也會疊加在電源上。所以應該盡可能減小電源的阻抗，最好有專門的電源層和接地層。在高頻電路設計中，電源以層的形式設計一般比以總線的形式設計要好，這樣回路總可以 沿著阻抗最小的路徑走。此外，電源板還得為PCB上所有產生和接受的信號提供一個信號回路，這樣可以最小化信號回路，從而減小噪聲。

2、電源線耦合。

是指交流或直流電源線受到電磁干擾后，電源線又將這些干擾傳輸到其他設備的現象。這是電源噪聲間接地對高頻電路的干擾。需要說明的是：電源的噪聲并不一定是其本身產生的，也可能是外界干擾感應的噪聲，再將此噪聲與本身產生的噪聲疊加起來（輻射或傳導）去干擾其他的電路或者器件。

3、共模場干擾。

指的是電源與接地之間的噪聲，它是因為某個電源由被干擾電路形成的環路和公共參考面上引起的共模電壓而造成的干擾，其值要視電場和磁場的相對的強弱來定。

在該通道上，Ic的下降會在串聯的電流回路中引起共模電壓，影響接收部分。如果磁場占主要地位，在串聯地回路中產生的共模電壓的值是：

Vcm = — (△B/△t) × S （1）

式（1）中的ΔB為磁感應強度的變化量，Wb/m2；S為面積，m2。

如果是電磁場，已知它的電場值時，其感應電壓為：

Vcm = (L×h×F×E/48) （2）

式（2）一般適用于L=150/F以下，F為電磁波頻率MHz。

如果超過這個限制的話，最大感應電壓的計算可簡化為：

Vcm = 2×h×E （3）

4、差模場干擾。

指電源與輸入輸出電源線間的干擾。在實際PCB設計中，筆者發現其在電源噪聲中所占的比重很小，因此這里可以不作討論。

5、線間干擾。

指電源線間的干擾。在兩個不同的并聯電路之間存在著互電容C和互感M1-2時，如果干擾源電路中有電壓VC和電流IC，則被干擾電路中將出現：

a. 通過容性阻抗耦合的電壓為

Vcm = Rv*C1-2*△Vc/△t （4）

式（4）中Rv是被干擾電路近端電阻和遠端電阻的并聯值。

b. 通過感性耦合的串聯電阻

V = M1-2*△Ic/△t （5）

如果干擾源中有共模噪聲，則線間干擾一般表現為共模和差模兩種形式。

PCB設計中消除電源噪聲的方法

1、注意板上通孔：通孔使得電源層上需要刻蝕開口以留出空間給通孔通過。而如果電源層開口過大，勢必影響信號回路，信號被迫繞開，回路面積增大，噪聲加大。同時如果一些信號線都集中在開口附近，共用這一段回路，公共阻抗將引發串擾。

2、連接線需要足夠多的地線：每一信號需要有自己的專有的信號回路，而且信號和回路的環路面積盡可能小，也就是說信號與回路要并行。

3、模擬與數字電源的電源要分開：高頻器件一般對數字噪音非常敏感，所以兩者要分開，在電源的入口處接在一起，若信號要跨越模擬和數字兩部分的話，可以在信號跨越處放置一條回路以減小環路面積。

4、避免分開的電源在不同層間重疊：否則電路噪聲很容易通過寄生電容耦合過去。

5、隔離敏感元件：如PLL。

6、放置電源線：為減小信號回路，通過放置電源線在信號線邊上來實現減小噪聲。

深亞電子 高精密多層pcb工業級線路板廠家,20年豐富制板經驗，提供PCB制板、 PCB設計、BOM配單、FPC柔性板、SMT貼裝一站式服務！