六層pcb板如何設計阻抗

LVDS 信號在 PCB 上要求

1)只要有 LVDS 信號板最少都要有四層。LVDS 信號布在與地平面相 鄰布線層。例如，對于四層板而言，通?？梢园匆韵逻M行層排布；LVDS 信號層、地層、電源層、其他信號層。

2)對于 LVDS 信號，必須進行阻抗控制（通常將差分阻抗控制在 100 歐姆）。對于不能控制阻抗 PCB 布線必須小于 500MIL。這樣情況主 要表現在連接器上，所以在布局時要注意將 LVDS 器件放在靠近連接 器處，讓信號從器件出來后就經過連接器到達另一單板。同樣，讓接 收端也靠近連接器，這樣就可以保證板上噪聲不會或很少耦合到差分 線上。

3)對 LVDS 信號和其它信號比如 TTL 信號，最好使用不同走線層， 如果因為設計限制必須使用同一層走線，LVDS 和 TTL 距離應該足夠 遠，至少應該大于 3~5 倍差分線間距。

4)對收發器電源和地進行濾波處理，濾波電容位置應該盡量靠近電源 和地管腳，濾波電容值可以參照器件手冊。

5)對電源和地管腳與參考平面連接應該使用短和粗連線連接。同時使 用多點連接。

6)保證信號回流路徑最短，同時沒有相互間干擾。

7)對走線方式選擇沒有限制，微帶線和帶狀線均可，但是必須注意有 良好參考平面。對不同差分線之間間距要求間隔不能太小，至少應該 大于 3~5 倍差分線間距。

8)對于點到點拓撲，走線阻抗通?？刂圃?100 歐，但匹配電阻可以根 據實際情況進行調整。電阻精度最好是 1％－2％。因為根據經驗， 10％阻抗不匹配就會產生 5％反射。

9)對接收端匹配電阻到接收管腳距離要盡量靠近，一般應小于 7mm， 最大不能超過 12mm。

由此可見：在 PCB設計上，我們主要關心是阻抗控制和線長。阻抗 計算可以通過相關阻抗計算軟件算出。在某些大型 PCB 設計工具中 也內嵌了阻抗計算模塊（如 CADENCEALLEGRO）。

保持差分線等長也是設計重點，特別是經過連接器 LVDS 信號，我們 不僅要考慮互聯單板線長，更要關心連接器信號排布對線長影響。 SKEW 是和線長成比例。

skew 是指時鐘偏移,同樣的時鐘產生的多個子時鐘信號之間的延時 差異。它表現的形式是多種多樣的，既包含了時鐘驅動器的多個輸出 之間的偏移，也包含了由于 PCB 走線誤差造成的接收端和驅動端時 鐘信號之間的偏移。